You should write because writing makes you a better person.

0%

REF: A 64Gb/s Si-Photonic Micro-Ring Resonator Transceiver with Co-designed CMOS Driver and TIA for WDM Optical-IO,2024.10 - QiNan,2024 IEEE BiCMOS and Compound Semiconductor Integrated Circuits and Technology Symposium (BCICTS).

摘要

本文展示了一种混合集成硅光子(SiPh)收发器芯片组,用于封装内的光学I/O。在发射器中提出了一种双段微环调制器(MRM)和共同设计的驱动器,其中主路径和预加重路径分别优化以实现更高的总带宽。驱动器采用不对称电感峰化来补偿MRM的非线性。接收器采用级联环形谐振器(CRR)实现高Q值和宽通带滤波,用于波分复用(WDM)。高速度CMOS TIA与集成波长调谐共同设计。2D光栅耦合器和双向输入光探测器实现了偏振不敏感的光接收。实验结果表明,所提出的SiPh发射器在64Gb/s下实现了3.2dB的消光比(ER),并可达到最高70Gb/s的传输速度。接收器在64Gb/s速度下,实现了4.5ps的RMS抖动,在7dBm光输入时接收比特错误率(BER)达到了10^-12。

背景介绍

随着人工智能(AI)和机器学习(ML)的蓬勃发展,对高速数据通信的需求急剧增加。光学I/O将硅光子(SiPh)TRX集成到xPU封装中,使高密度、功率高效的光纤通道能够直接连接到芯片边缘。微环谐振器具有微米级的紧凑尺寸、小电容负载和天然波分复用(WDM)能力,使其特别适合于光学I/O链路。先前的研究已经展示了每通道数据速率高达16 Gb/s的SiPh MRM TRX。此外,PAM-4调制在数据速率加倍的同时会导致BER恶化(或过多的FEC延迟),并需要耗电的线性驱动电路。前馈均衡(FFE)用于解决与高速MRM驱动相关的带宽限制问题,但它引入了额外的寄生元件,且未能充分解决MRM的动态非线性效应。非线性通过额外的驱动结构得到缓解,但这也增加了功耗开销。

在本文中,我们研究了用于低延迟WDM光链路的64Gb/s NRZ每波长硅光子(SiPh)收发器,其创新之处在于:(1) 双段MRM和共同设计的驱动,解耦了驱动和FFE均衡,以优化驱动带宽,并采用了不对称电感器来缓解MRM的非线性效应;(2) 极化分离光栅耦合器(PSGC)和双向PD及其共同设计的TIA,能够实现对极化不敏感的接收。CRR在低串扰和高带宽的情况下促进了WDM的过滤。

收发器架构

图1展示了所提出的硅光子(SiPh)收发器的系统框图。在发送器(TX)中,微环谐振器被划分为两个长度不等的段。每个段都配备了一个专用驱动阶段,分别专注于驱动和FFE均衡。在较长的段上,驱动阶段输出1.8 Vpp的差分驱动电压,通过片上交流耦合单独驱动微环的PN结电极。此驱动阶段被简化以确保其在没有其他寄生元件的情况下提供充足的驱动能力。在另一个段上的驱动器配备分数UI延迟FFE,为信号提供预加重。这两个段在光域中结合它们的电光(EO)转换,以补偿微环驱动的带宽限制。

发送器的输入阶段采用连续时间线性均衡器(CTLE),为输入PCB通道损耗提供最高10 dB的均衡能力。然后,通过两级限幅放大器(LA)提供额外的 6 dB增益,输出至少达到 600mVpp。经过电平移位后,此输出进一步通过预驱动器提升,增加 3 dB增益至850 mVpp,从而满足驱动器最后阶段的输入要求。驱动器还集成了一个12位数模转换器(DAC),用于微调微环的谐振波长。

image-20250120140507391

为了降低对入射光极化状态的敏感性并提高其强度,接收器(RX)使用极化分离光栅耦合器(PSGC)来接收横向电(TE)和横向磁(TM)光波。PSGC将入射光分成两个正交取向的波导,每个波导以TE模式导引光,以避免使用额外的极化旋转器。在双向光电探测器(PD)的两端,同时检测双向传播的光,提高了光检测的效率。为了减少WDM过滤中的信道串扰,采用了CRR设计作为滤波器。与单环滤波器相比,CRR设计提供了更宽更平的滤波响应,并具备更陡峭的边缘滚降,能够实现85 GHz的光学带宽。

由于双向PD的寄生电容增加,跨导阻抗级(TIS)采用了多种电感峰化技术来扩展带宽。来自PD的光电流最初在TIS和级联的单端转差分(S2D)转换器中被放大并转换为差分电压信号。限幅放大器(LA)用于进一步放大信号,确保其满足开漏驱动器的输入要求。50 Ω开漏驱动器采用源退化电容,提供可调峰化能力,以补偿板载通道中的损耗。

电路实现

驱动设计

为了提高电流效率,CTLE和限幅放大器(LA)均采用基于反相器的Cherry-Hooper结构,这有效地使跨导(gm)加倍。此外,CTLE在PMOS和NMOS晶体管的源极中使用源退化电阻-电容(RC)网络以改善其均衡能力。在LA中使用电感峰化来高效分配高速信号到两个驱动器。

图2展示了所提议的双段驱动器的驱动阶段电路设计。左段DRV1采用级联电压模式(VM)拓扑,提供从0到VDDH(1.8V)的驱动电压。额外的晶体管M1和M2用于加速节点MP和MN的充电和放电速度,并防止晶体管击穿。在DRV1中,驱动拓扑被简化,只包括驱动晶体管,不含任何附加组件,确保驱动器的高效运行。预驱动器用Cherry-Hooper结构替换了级联反相器,以增强带宽和扇出能力。在每个Cherry-Hooper阶段的输出节点,一个紧凑的电感器用于带宽扩展。为了确保前一阶段可以跨高低电压域驱动预驱动器,在电平移位前采用两个专用电感器进行串峰化。

右段DRV2配备了分数UI延迟FFE(fractional UI delay FFE ),提供克服MRM带宽限制的均衡能力。在FFE路径中,结构类似于NAND和NOR门的控制逻辑被采用,其关键路径经过优化以减少寄生电容。级联的电流控制延迟元件用于实现分数单位时间间隔的延迟微调。在延迟输出节点施加主动峰化,以扩展带宽并保持信号完整性。

为了应对微环电-光(E/O)转换中的非线性问题,在输出节点部署了一对不对称电感器。通过对电感器的两个部分进行特别设计,调整电感值,使充电和放电路径中的串联电感不同,从而在下降沿时产生更大的峰化。此增强措施改善了微环光响应的下降沿带宽,并有效提高了消光比。输出节点电感器的另一个优点是,在充电或放电阶段,邻近pMOS/nMOS支路的寄生电容被电感所掩盖,从而提高了充放电速度。此外,这些电感还帮助将静电放电(ESD)和引脚的寄生效应分散离开驱动器的自身电容,有助于提高带宽。

image-20250120141311710

TIA设计

图3展示了所提议的TIA的前两个阶段的电路实现,即TIS和S2D阶段。为了扩展带宽,该实现采用了定制设计的T型线圈来重新分配输入节点的寄生电容。TIS采用基于反相器的拓扑结构,以加倍跨导(gm)。反馈电容(CF)用于实现巴特沃斯频率响应,并通过负载峰化(LP1)实现并联峰化。此外,还使用了短接反相器形式的电感LP2进行并联峰化。

S2D转换采用差分级联配置,一个输入端接地,并应用复刻偏置。该配置减少了与高负载条件相关的不利影响。此外,为提高转换性能,输出并联了一个负电容,以增加输出带宽。TIS和级联的S2D电路在负电容的帮助下实现了50 dBΩ的跨阻增益和40 GHz的带宽。这些结果是在供电电压为0.9V时以32 mW的功耗实现的。

image-20250120142211761

测试结果

所提议的驱动器和TIA是在28nm体硅CMOS工艺中制造的。图4显示了通过焊线连接光子芯片和评估板的驱动器和TIA的芯片显微照片。发送器(TX)和接收器(RX)电子集成电路(EIC)的总面积分别是0.7mm²和0.18mm²。

image-20250120142708862

为了评估TX的传输性能,采用O波段激光源生成0dBm的激光,以避免自热效应并考虑耦合损耗,采用增益为15dB的PDFA来满足示波器输入要求。在图7中,TX的光眼图是在使用PRBS13模式编码的64 Gb/s、300mVpp输入信号下测量的。在不对称电感器的帮助下,测试期间获得的光眼图未显示显著的非线性效应。通过在示波器上应用3抽头FFE和5抽头DFE以模拟Serdes的均衡,64 Gb/s光眼图的消光比为3.2 dB,而RMS抖动为1.03 ps。最大传输速度可达70 Gb/s,此时消光比为2.9 dB,RMS抖动为1.3 ps。TX的功耗在运行64 Gb/s时为360mW,包括CTLE、LA和两个驱动阶段,因此TX的能量效率为5.62 pJ/bit。

在接收器(RX)方面,首先对TIA的电性能进行了表征。图5展示了TIA跨阻增益的频率响应,展示出60 dBΩ的跨阻增益。在片上CTLE的帮助下,TIA的带宽扩展到32 GHz。一个由商业调制器生成的O波段调制光信号被传输到接收器进行光性能分析。得益于PSGC的集成,测量过程中无需使用额外的偏振控制器。在PD输入端,当光学调制幅度(OMA)达到-7 dBm时,TIA的输出误码率(BER)恰好达到10^-12,如图6所示。我们认为OMA为-7 dBm是该光接收系统的灵敏度极限阈值。图7显示了在3抽头FFE和5抽头DFE下,64 Gb/s NRZ信号的单端接收电眼图,RMS抖动为4.5ps,眼高为47mV。图7还显示了在3抽头FFE和5抽头DFE下,80 Gb/s NRZ信号的均衡单端电眼图,RMS抖动为4.8ps,眼高为44mV。RX的功耗为98.1mW,能效为1.53 pJ/bit。表I总结了与其他最新技术的性能对比。所提议的发射接收器(TRX)在NRZ调制中实现了最高的传输速度。

image-20250120142934047

结论

在这项工作中,提出了一种基于28nm CMOS工艺的64Gb/s硅光子(SiPh)微环谐振器(MRR)收发器,其中包括共同设计的驱动器和TIA。所提议的双段MRR驱动器结合不对称电感器,有效克服了微环电-光(E/O)转换中的带宽限制和非线性问题,实现了64Gb/s的传输。发送器的光眼图达到了3.2 dB的消光比和1.03 ps的RMS抖动。最大传输速度可达70 Gb/s,消光比为2.8 dB,RMS抖动为1.33 ps。接收器在光功率输入为-7 dBm的情况下,实现了64 Gb/s时误码率(BER)低于10^-12的表现。在3抽头FFE和5抽头DFE的帮助下,实现了64 Gb/s接收,RMS抖动为4.5 ps,眼高为47 mV。